在 AI 大模型训练与推理的浪潮中，传统 PCIe 总线正面临前所未有的性能瓶颈。尽管 PCIe 5.0 已将单通道速率提升至 32 GT/s，但其“点对点、无缓存一致性”的架构本质，已难以满足 GPU、FPGA 与 CPU 之间高效协同的需求。
此时，CXL（Compute Express Link） 应运而生——它基于 PCIe 物理层，却重构了协议栈，首次在通用互连标准中引入 缓存一致性（Cache Coherency） 与 内存语义（Memory Semantics）。
1. PCIe 的局限：带宽不是唯一问题
PCIe 虽然提供高带宽，但每次数据交换都需经过操作系统内核、驱动层和内存拷贝，延迟高达微秒级。在多 GPU 训练场景中，这种“非一致性”导致大量冗余数据传输，严重拖累整体效率。
2. CXL 的三大突破
- CXL.io：兼容 PCIe 5.0/6.0，保留设备枚举与配置能力；
- CXL.cache：允许加速器直接访问 CPU 缓存，实现纳秒级响应；
- CXL.mem：支持设备以低延迟方式共享主机内存，甚至扩展为“池化内存”。
这使得 GPU 不再只是“计算单元”，而是可动态共享内存资源的 智能协处理器。
3. AI 架构的范式转移
未来 AI 服务器将采用“CPU + 多 GPU + CXL 内存池”拓扑结构。例如：
- 8 张 H100 GPU 通过 CXL 共享 1TB 系统内存；
- FPGA 实时处理传感器数据，并直接写入统一地址空间；
- 内存扩展卡（CXL Type 3）按需扩容，避免本地 DRAM 成本飙升。
据 Intel 预测，到 2027 年，超过 60% 的数据中心加速器将支持 CXL。
4. YZMU 的前瞻布局
作为高速互连解决方案提供商，YZMU（云舟互联）已启动 CXL 1.1/2.0 专用线缆研发：
- 支持 SFF-1017 / MCIO 接口的低损耗差分对设计；
- 阻抗控制精度达 ±5%，确保 64 GT/s（PCIe 6.0）信号完整性；
- 模块化结构适配机箱背板、GPU 扩展槽等多场景部署。
我们相信：连接的终极目标，不是更快地传数据，而是让数据“无需移动”。
获取《CXL 互连架构白皮书》与定制线缆方案